كيف تصنع إرني: 11 خطوة

2024 مؤلف: John Day | [email protected]. آخر تعديل: 2024-01-30 07:36

هذا برنامج تعليمي حول كيفية بناء Ernie ، صوتك المستقل الذي يتبع الروبوت ، باستخدام لوحة Zybo. سيغطي كيفية: إنشاء مشروع في Vivado ، وإنشاء برامج تشغيل محركات مؤازرة تشبه PWM في FPGA ، والواجهة مع مستشعرين للصوت ، وإنشاء فرق وقت وصول IP ، واستخدام freeRTOS ، وتشغيل zybo من حزمة بطارية. كان هذا هو مشروعنا الأخير لفئة أنظمة تشغيل الوقت الحقيقي (CPE 439) في Cal Poly SLO.

قائمة المعدات:

• 1- مجلس تطوير ZYBO Zynq 7000
• 2 - Parallax التناوب المستمر المؤازر
• 2 - مستشعر الصوت (كاشف الصوت SparkFun)
• 1-5 فولت بطارية ليثيوم أيون USB (للوحة)
• 4 - بطاريات AA (لأجهزة الماكينة)
• 1 - بطارية AA (مع 4 فتحات للبطارية)
• 1 - كابل Micro USB
• 1 - اللوح
• كثير - ذكر إلى ذكر الأسلاك
• 1 - شاسيه مؤازر

متطلبات البرنامج:

• Xilinx Vivado Design Suite 2016.2.2 تحديث
• Digilent Adept 2.16.1

الخطوة 1: إعداد مشروع في Vivado لـ Ernie

1. المعالج سوف يطفو على السطح
2. انقر فوق {التالي

3. الاسم التالي للمشروع

   1. لا تستخدم اسم مشروع أو مسار دليل يحتوي على مسافات !!!!!
   2. سيكون هذا مشروع RTL.
4. لا نريد تحديد المصادر

5. بالنقر فوق التالي ، نصل إلى صفحة الجزء. نحن نستخدم ZYNQ XC7Z010-1CLG400C.

   1. لا تحتوي Vivado على Zybo مدرجة كواحدة من لوحاتها المحددة مسبقًا. حدد: "أجزاء" ثم ابحث عن xc7z010clg400-1.
   2. إذا اخترت الجزء الخطأ عن طريق الخطأ ، يمكنك بسهولة تبديل الرقائق: الأدوات -> إعدادات المشروع -> عام والنقر على النقاط الموجودة على يمين "جهاز المشروع"

6. انقر فوق إنشاء تصميم بلوك.

   سمها design_1 الآن

7. سترى شريطًا أخضر يشير إلى إضافة عنوان IP ، انقر فوقه.

8. ابحث عن Zynq.

   1. انقر نقرًا مزدوجًا فوق نظام المعالجة ZYNQ7 ،
   2. ستظهر هذه الكتلة في تصميم الكتلة الخاص بنا.
9. سترى شريطًا أخضر يشير إلى تشغيل بلوك أتمتة ، انقر فوقه.
10. قم بتنزيل zybo_zynq_def.xml أدناه.

11. في Vivado ، انقر فوق "استيراد إعدادات XPS" وحدد "zybo_zynq_def.xml"

    هذا يملأ تكوين كتلة Vivado مسبقًا بجميع الأجهزة الطرفية المضمنة في لوحة Zybo وتخصيصات الدبوس

12. انقر نقرًا مزدوجًا فوق كتلة ZYNQ.

    1. تكوين MIO

       1. تمكين Timer 0 (ضمن Application Processor Unit - img 1)
       2. تمكين مراقب (ضمن وحدة معالج التطبيق- img 1)
       3. تمكين GPIO-> GPIO MIO (ضمن وحدة معالج التطبيق - img 2)
       4. تمكين GPIO-> ENET Reset (ضمن I / O Peripherals- img 2)

    2. تكوين الساعة

       تعطيل FCLK0 (تحت PL Fabric Clocks - IMG 3)

13. انقر فوق موافق.

14. "تشغيل Block Automation" الآن.

    ستكون هناك بعض الأسئلة حول الإشارات ، قل "حسنًا"

15. انقر فوق "إنشاء غلاف HDL".

    سنرغب في نسخ الغلاف الذي تم إنشاؤه للسماح للمستخدم بإجراء تعديلات

16. انقر فوق موافق.

الخطوة 2: إنشاء Ernie's PWM في Vivado

ستنشئ هذه الخطوة عنوان IP PWM مع المدخلات المرسلة عبر مكتبة AXI.

1. قم بإنشاء كتلة AXI GPIO بالنقر بزر الماوس الأيمن فوق الخلفية ، والنقر فوق "إضافة IP"

   اكتب "AXI_GPIO" في شريط البحث ، وحدد هذه الحزمة

2. أعد تخصيص IP عن طريق النقر المزدوج على كتلة axi_gpio_0 الجديدة

   1. ضمن GPIO ، اضبط عرض GPIO على 2. ستكون هذه البتات هي إشارة PWM_ON لدفع كل مثيل وحدة PWM.
   2. انقر فوق "تمكين القناة المزدوجة"
   3. تحت GPIO 2 ، اضبط عرض GPIO على 2. ستكون هذه البتات هي إشارة PWM_FW لتعيين اتجاه كل مثيل وحدة PWM.

3. انقر بزر الماوس الأيمن على منفذ الإخراج axi_gpio_0 المسمى GPIO ، وحدد "Make External"

   1. انقر فوق الإخراج الجديد المسمى GPIO ، وانتقل إلى علامة التبويب "الخصائص" على شريط الأدوات الأيسر ، وقم بتغيير الاسم إلى PWM_ON
   2. انقر فوق الإخراج الجديد المسمى GPIO2 ، وانتقل إلى علامة التبويب "الخصائص" على شريط الأدوات الأيسر ، وقم بتغيير الاسم إلى PWM_FW

4. حدد تشغيل أتمتة الاتصال في الشعار الأخضر أعلى الرسم التخطيطي للكتل.

   إذا قمت بتوصيل المنافذ يدويًا ، فقد لا يتم تكوين عناوين AXI ، مما يؤدي إلى حدوث مشكلات في الاتصال لاحقًا

5. في جزء Flow Navigator ، حدد مدير المشروع -> إضافة مصادر لإنشاء كتلة IP مخصصة جديدة

   1. اختر "إضافة أو إنشاء مصادر التصميم" ، ثم اضغط على التالي
   2. انقر على "إنشاء ملف" ، وغير نوع الملف إلى "SystemVerilog" ، واكتب "pwm" في حقل اسم الملف ، ثم انقر فوق "موافق"
   3. انقر فوق "إنهاء"

   4. تجاهل نافذة Define Module بالضغط على OK (سنقوم بالكتابة فوقها لاحقًا)

      إذا سألك ما إذا كنت متأكدًا ، فانقر فوق "نعم"

6. في علامة تبويب المصادر ، انقر نقرًا مزدوجًا فوق pwm.sv (الموجود في "Design Sources / design_1_wrapper")

   انسخ / الصق رمز SystemVerilog بالكامل من ملف pwm.txt المرفق أدناه

الخطوة 3: إنشاء TDOA الخاص بـ Ernie في Vivado

ستولد هذه الخطوة IP TDOA الذي يمكن قراءة مخرجاته عبر مكتبة AXI

1. قم بإنشاء كتلة AXI GPIO بالنقر بزر الماوس الأيمن فوق الخلفية ، والنقر فوق "إضافة IP"

   اكتب "AXI_GPIO" في شريط البحث ، وحدد هذه الحزمة

2. أعد تخصيص عنوان IP بالنقر نقرًا مزدوجًا فوق مجموعة axi_gpio_1 الجديدة

   1. ضمن GPIO ، حدد مربع "كل المدخلات" ، واضبط عرض GPIO على 32. سيكون هذا الناقل هو فرق وقت الوصول بين المستشعرين.
   2. داخل كتلة axi_gpio_1 ، انقر فوق + بجوار منفذ GPIO للكشف عن gpio_io_i [31: 0].

3. انقر بزر الماوس الأيمن على منفذ الإخراج axi_gpio_1 المسمى gpio_io_i [31: 0] ، وحدد "Make External"

   انقر فوق الإدخال الجديد المسمى gpio_io_i [31: 0] ، وانتقل إلى علامة التبويب "الخصائص" على شريط الأدوات الأيسر ، وقم بتغيير الاسم إلى TDOA_val

4. حدد تشغيل أتمتة الاتصال في الشعار الأخضر أعلى الرسم التخطيطي للكتل.

   إذا قمت بتوصيل المنافذ يدويًا ، فقد لا يتم تكوين عناوين AXI ، مما يؤدي إلى حدوث مشكلات في الاتصال لاحقًا

5. في جزء Flow Navigator ، حدد مدير المشروع -> إضافة مصادر لإنشاء كتلة IP مخصصة جديدة

   1. اختر "إضافة أو إنشاء مصادر التصميم" ، ثم اضغط على التالي
   2. انقر على "إنشاء ملف" ، وغير نوع الملف إلى "SystemVerilog" ، واكتب "tdoa" في حقل اسم الملف ، ثم انقر فوق "موافق"
   3. انقر فوق "إنهاء"

   4. تجاهل نافذة Define Module بالضغط على OK (سنقوم بالكتابة فوقها لاحقًا)

      إذا سألك ما إذا كنت متأكدًا ، فانقر فوق "نعم"

6. في علامة تبويب المصادر ، انقر نقرًا مزدوجًا فوق tdoa.sv (الموجود في "Design Sources / design_1_wrapper")

   انسخ / الصق كود SystemVerilog بالكامل من ملف tdoa.txt المرفق أدناه

الخطوة 4: تغليف وتصدير Ernie

1. تحقق من أن مخطط الكتلة يبدو مثل لقطة الشاشة المرفقة

2. في علامة تبويب المصادر ، انقر بزر الماوس الأيمن فوق design_1.bd وحدد "إنشاء غلاف HDL …"

   1. حدد "نسخ المخرجات التي تم إنشاؤها للسماح بتعديل المستخدم" ، ثم اضغط على "موافق"
   2. انسخ الكود من design_1_wrapper.txt المرفق أدناه ، والصقه في مكان الرمز design_1_wrapper.v الذي تم إنشاؤه
   3. احفظ design_1_wrapper.v

3. في علامة تبويب المصادر ، انقر نقرًا مزدوجًا فوق ملف ZYBO_Master.xdc ضمن قيود / تفسيرات 1

   1. انسخ الرمز من ZYBO_Master.txt المرفق أدناه ، والصقه في مكان رمز ZYBO_Master.xdc الحالي

   2. لاحظ دبابيس الإدخال / الإخراج التالية:

      1. L15: إشارة PWM للمحرك الأيسر (Pmod JA2 على Zybo)
      2. L14: إشارة PWM للمحرك الصحيح (Pmod JA8 على Zybo)
      3. V12: مدخل بوابة من مستشعر الصوت 1 (Pmod JE1 على Zybo)
      4. K16: مدخل بوابة من مستشعر الصوت 2 (Pmod JE2 على Zybo)

4. في جزء Flow Navigator ، انقر فوق "إنشاء Bitstream" ضمن البرنامج والتصحيح

   إذا كنت تعتقد أنه تم على الفور ، فمن المحتمل ألا يكون كذلك. بجدية ، اصنع بعض الشاي

5. انقر فوق ملف-> تصدير-> إنشاء أجهزة

   حدد "تضمين Bitstream" واضغط على موافق

6. انقر فوق ملف-> تشغيل SDK

الخطوة 5: بناء Ernie

1. قم بتركيب الماكينات على هيكل المؤازرة.

2. باتباع ورقة البيانات للوحدات المؤازرة ، قم بما يلي:

   1. قم بتوصيل أرضية الماكينات بالدبابيس الأرضية على Zybo's JA Pmod (انظر صورة pinout المرفقة)
   2. قم بتوصيل دبوس الطاقة الخاص بوحدات الماكينة بحزمة بطارية AA

      وجدنا أنه عندما يتم توصيل الماكينات بـ Zybo's Vdd ، فإن اللوحة تجذب الكثير من التيار ، مما يتسبب في إعادة ضبط اللوحة باستمرار

   3. قم بتوصيل دبابيس إشارة الإدخال بدبابيس الإخراج المناسبة لـ Zybo (يسار: JA2 ، يمين: JA8)
3. قم بتركيب مستشعرات الصوت في مقدمة الهيكل ، بحيث تكون متجهة للأمام ، مع إبقاءها قريبة من بعضها قدر الإمكان

4. استخدم دليل توصيل مستشعر الصوت لدمج مستشعرات الصوت

   1. قم بتوصيل الأرض ودبابيس Vdd لكل مستشعر صوت على الأرض ودبابيس Vdd على Zybo's JE Pmod (انظر صورة pinout المرفقة)
   2. قم بتوصيل دبوس بوابة مستشعر الصوت الأيسر إلى JE1
   3. قم بتوصيل دبوس بوابة مستشعر الصوت الأيمن إلى JE2

الخطوة 6: Ernie's First BSP

1. قم بإنشاء BSP لإنهاء النظام الأساسي الذي أنشأناه للتو.

   يمكنك الحصول على هذا من خلال ملف -> جديد -> حزمة دعم المجلس

2. سينبثق معالج لمساعدتك في إنشاء BSP.

   1. نريد ربط طريقة الدفع لتسوية الفواتير (BSP) بمنصتنا التي أنشأناها للتو ، لذلك
   2. يجب أن تتوافق منصة الأجهزة مع النظام الذي أنشأناه للتو (انظر الصورة 1)
   3. ستكون وحدة المعالجة المركزية لدينا هي _0 وحدة المعالجة المركزية.
   4. انقر فوق "إنهاء"
   5. تأكد من تحديد lwip141 للتضمين مع bsp في النافذة المنبثقة (انظر الشكل 2)

الخطوة 7: FreeRTOS'ing Ernie

1. قم بتنزيل أحدث إصدار من FreeRTOS من Sourceforge.

   إذا كان التنزيل قابلاً للتنفيذ ، فقم بتشغيله لاستخراج ملفات FreeRTOS إلى دليل المشروع

2. احتفظ بحزمة SDK مفتوحة ، وانقر فوق ملف -> استيراد.
3. نريد النقر فوق عام-> من مساحة عمل موجودة ، ثم نريد الانتقال إلى حيث نزّلنا FreeRTOS.

4. سيكون عرضنا موجودًا في FreeRTOS / Demo / CORTEX_A9_Zynq_ZC702. عند تحديد هذا المجلد ، يجب أن نرى ثلاثة مشاريع منبثقة (رمزنا (نظام التشغيل) ، وهو BSP ، ومنصة HW).

   فقط قم باستيراد RTOSDemo إلى مساحة عملك الحالية

5. في جميع مشاريع المجلد "الأزرق" ، قم بتغيير BSP المشار إليه

   1. النقر بزر الماوس الأيمن واختيار "تغيير BSP المشار إليه".
   2. حدد BSP الذي أنشأته للتو لـ Zybo الخاص بك
   3. يعد تحرير الكود في مجلدات SDK Blue من Xilinx بمثابة مشاريع الكود الفعلية.

الخطوة 8: استيراد كود Ernie's C

1. في دليل RTOSDemo / src ، استبدل main.c الحالي بالملف main.c المرفق هنا.
2. انسخ الملف main_sound.c إلى دليل RTOSDemo / src.

الخطوة 9: تصحيح أخطاء Ernie

1. حدد تشغيل -> تكوينات التصحيح
2. في الجزء الأيمن ، قم بإنشاء تشغيل جديد لـ System Debugger

3. في علامة التبويب "الإعداد الهدف" ،

   حدد "إعادة تعيين النظام بالكامل" بحيث يتم تحديد كل من ذلك و ps7_init

4. الآن حدد علامة التبويب التطبيق.

   1. حدد "تنزيل التطبيق"
   2. اضبط cortexa9_0 core على "التوقف عند إدخال البرنامج"
   3. انقر فوق تطبيق وتصحيح.
5. تحقق من عدم وجود أخطاء في عملية التصحيح
6. للحفاظ على مراقبة الروبوت عن كثب ، اضغط على زر استئناف حتى يتم تشغيل البرنامج دون الاصطدام بأي نقاط توقف
7. يجب أن يستدير الروبوت الآن ويتحرك نحو الأصوات الصاخبة. ياي!

الخطوة العاشرة: جعل إرني مستقلاً

1. بمجرد أن يصبح مشروعك جاهزًا للانطلاق (يمكنك تشغيله دون مشاكل من خلال مصحح الأخطاء) ، فأنت جاهز لتحميله على ذاكرة الفلاش الموجودة على لوحتك.

2. قم بإنشاء ما يسمى بمشروع "محمل إقلاع المرحلة الأولى" (FSBL) ويحتوي على جميع التعليمات التي ستحتاجها اللوحة الخاصة بك من أجل تحميل ملفات المشروع (دفق البت ونظام التشغيل) عند بدء التشغيل.

   1. حدد: ملف-> جديد-> مشروع التطبيق وستظهر النافذة التالية.
   2. سمها كما تريد (أي "FSBL")
   3. تأكد من أن النظام الأساسي للأجهزة هو الذي تعمل معه
   4. اضغط على التالي (لا تضغط على إنهاء)
   5. حدد قالب Zynq FSBL
   6. انقر فوق إنهاء.
3. بمجرد اكتمال عملية الإنشاء ، ستعرف ما إذا كان كل شيء يعمل إذا رأيت المجلدين الجديدين التاليين في نافذة Project Explorer.

4. إنشاء صورة التمهيد الآن سوف تحتاج إلى إنشاء صورة التمهيد.

   1. انقر بزر الماوس الأيمن على مجلد مشروعك (في هذه الحالة يسمى ملفي "RTOSDemo")
   2. انقر فوق "إنشاء صورة التمهيد" من القائمة المنسدلة

   3. إذا تم ربط كل شيء بشكل صحيح ، فسيعرف المشروع الملفات التي يحتاجها وستظهر النافذة التالية كما ترى أدناه (المفتاح هو أن لديك 3 أقسام ضمن قسم صورة التمهيد ، ومحمل الإقلاع ، وملفك الصغير ، وملف مشروعاتك.).

      إذا لم يكن الأمر كذلك ، فمن المحتمل أن يكون هناك خطأ ما في ربط مشروعك. تأكد من أن مجلدات المشروع مرتبطة بمقدمي الدفع لتسوية الفواتير (BSPs) الخاص بهم

   4. انقر فوق الزر "إنشاء صورة"

5. الخطوة الأخيرة التي يجب تنفيذها في البرنامج هي الآن وميض صورتك التي تم إنشاؤها مسبقًا إلى ذاكرة اللوحة

   1. حدد من شريط الأدوات الرئيسي لـ SDK حدد Xilinx Tools-> Program Flash Memory
   2. تأكد من تحديد النظام الأساسي الصحيح للأجهزة وأن مسار ملف الصورة يشير بشكل صحيح إلى ملف. BIN الذي تم إنشاؤه في الخطوة السابقة.
   3. حدد "qspi single" من نوع الفلاش
   4. ضع علامة على "تحقق بعد الفلاش" لضمان النزاهة ولكنها ليست ضرورية
6. تكوين اللوحة الخاصة بك أخيرًا ، تحتاج إلى التأكد من ضبط وصلة وضع برمجة اللوحات (JP5) بشكل صحيح لتحديد التمهيد من qspi (الذي يحتوي على ما قمت بوميضه للتو) عند تشغيل BootROM.
7. الآن ما عليك سوى تشغيل دورة تشغيل الجهاز والتأكد من أن "مؤشر LED للتهيئة المنطقية" (LED 10) مضاء باللون الأخضر.

الخطوة 11: جعل Ernie لطيف

1. الفراء
2. الكثير من الفراء
3. عيون كبيرة!
4. … قبعة عالية