جدول المحتويات:
2025 مؤلف: John Day | [email protected]. آخر تعديل: 2025-01-23 12:53
UART لتقف على جهاز استقبال عالمي غير متزامن. إنه بروتوكول الاتصال التسلسلي الأكثر شيوعًا وأبسطها. في هذه التعليمات ، ستتعلم كيفية تصميم وحدة UART في VHDL.
الخطوة 1: ما هو UART؟
للتواصل مع الأجهزة الطرفية المختلفة ، عادةً ما تستخدم المعالجات أو وحدات التحكم اتصال UART. إنه اتصال تسلسلي بسيط وسريع. نظرًا لأن UART هو الحد الأدنى من المتطلبات في جميع المعالجات تقريبًا ، فعادة ما يتم تصميمها كنواة IP لينة في VHDL أو Verilog لإعادة الاستخدام وسهولة التكامل.
الخطوة 2: المواصفات
مواصفات UART المصممة موضحة أدناه:
* إشارات UART القياسية.
* معدل الباود شكلي من 600-115200.
* أخذ العينات = 8x @ المتلقي
* تصميم مجرب FPGA - على لوحة Xilinx Artix 7.
* تم اختباره على الأجهزة الطرفية UART ، Hyperterminal بنجاح - جميع الباودرات
الخطوة 3: نهج التصميم
-
سنقوم بتصميم 3 وحدات ، والتي سوف ندمجها لاحقًا لإكمال UART.
- وحدة الإرسال: تهتم بعمليات إرسال البيانات التسلسلية
- وحدة الاستقبال: تعتني باستقبال البيانات التسلسلية
- وحدة مولد الباود: يعتني بتوليد ساعة الباود.
- وحدة مولد الباود قابلة للتكوين ديناميكيًا. تقوم بتوليد ساعتين بالباود من الساعة الرئيسية ، وفقًا للسرعة المطلوبة. أحدهما لجهاز الإرسال والآخر لجهاز الاستقبال.
- تستخدم وحدة الاستقبال معدل أخذ العينات 8x لتقليل احتمالية الخطأ في الاستقبال ، أي ساعة الباود بجهاز الاستقبال هي ساعة الباود بجهاز الإرسال 8x.
- إشارات التحكم للتحكم في الإرسال والاستقبال وكذلك إشارة المقاطعة.
- واجهة تسلسلية قياسية UART بدون بت تماثل ، بت توقف واحد وبداية ، 8 بتات بيانات.
- واجهة متوازية للتواصل مع المضيف ، أي معالج أو وحدة تحكم ، يغذي ويستقبل البيانات المتوازية من وإلى UART.
الخطوة 4: نتائج المحاكاة
الخطوة 5: الملفات المرفقة
* وحدة الارسال UART- ملف vhd
* وحدة استقبال UART - ملف VHD
* وحدة مولد الباود - ملف VHD
* وحدة UART - الوحدة العلوية الرئيسية التي تدمج الوحدات المذكورة أعلاه - ملف vhd
* التوثيق الكامل لـ UART IP Core - pdf
لأية استفسارات ، لا تتردد في الاتصال بي:
ميتو راج
تابعني:
للاستفسارات ، اتصل بـ: [email protected]
موصى به:
تصميم وحدة تحكم بسيطة في ذاكرة التخزين المؤقت رباعية الاتجاهات في VHDL: 4 خطوات
تصميم وحدة تحكم ذاكرة تخزين مؤقت بسيطة رباعية الاتجاهات في VHDL: في التعليمات السابقة الخاصة بي ، رأينا كيفية تصميم وحدة تحكم ذاكرة تخزين مؤقت بسيطة ومباشرة. هذه المرة ، نتقدم خطوة للأمام. سنقوم بتصميم وحدة تحكم بسيطة في ذاكرة التخزين المؤقت الترابطية رباعية الاتجاهات. مميزات ؟ معدل تفويت أقل ، ولكن على حساب الأداء
تصميم وحدة تحكم المقاطعة القابلة للبرمجة في VHDL: 4 خطوات
تصميم وحدة تحكم المقاطعة القابلة للبرمجة في VHDL: لقد غمرني نوع الردود التي أحصل عليها في هذه المدونة. شكرًا يا رفاق على زيارة مدونتي وتحفيزهم على مشاركة معرفتي معكم. هذه المرة ، سأقدم تصميم وحدة أخرى مثيرة للاهتمام نراها في جميع SOCs - Interrupt C
تصميم وحدة تحكم ذاكرة تخزين مؤقت بسيطة في VHDL: 4 خطوات
تصميم وحدة تحكم ذاكرة تخزين مؤقت بسيطة في VHDL: أكتب هذه التعليمات ، لأنني وجدت أنه من الصعب بعض الشيء الحصول على بعض رموز VHDL المرجعية للتعلم والبدء في تصميم وحدة تحكم ذاكرة التخزين المؤقت. لذلك صممت وحدة تحكم في ذاكرة التخزين المؤقت بنفسي من البداية ، واختبرتها بنجاح على FPGA. لدي ص
تصميم برنامج I2C Master in VHDL: 5 خطوات
تصميم I2C Master in VHDL: في هذه التعليمات ، تتم مناقشة تصميم سيد I2C بسيط في VHDL. ملاحظة: انقر فوق كل صورة لرؤية الصورة كاملة
تصميم وحدة تحكم VGA بسيطة في VHDL و Verilog: 5 خطوات
تصميم وحدة تحكم VGA بسيطة في VHDL و Verilog: في هذه التعليمات ، سنقوم بتصميم وحدة تحكم VGA بسيطة في RTL. وحدة تحكم VGA هي الدائرة الرقمية المصممة لتشغيل شاشات VGA. يقرأ من Frame Buffer (VGA Memory) الذي يمثل الإطار المراد عرضه ، ويولد